9.3 觸發器

　　數字電路中除了廣泛采用門電路之外，還有一類基本單元電路，就是觸發器。觸發器有兩個基本性質：(1)在一定的條件下，觸發器維持在兩種穩定狀態(1或0狀態)之一而保持不變;(2)在一定的外加信號作用下，觸發器可以從一種穩定狀態，轉變到另一種穩定狀態。這就使得觸發器能記憶二進制信息1和0，被用作二進制存儲單元。

　　9.3.1 由與非門組成的基本觸發器

　　說明的是，此后RD由低恢復為高，觸發器仍能保持為“0”態。所以RD稱置“0”輸入端(也稱復位端)。同理，若RD保持高電平、SD端送人負脈沖，則觸發器一定置“1”狀態。SD稱置“1”輸入端(也稱置位端)。

　　如果RD和SD端同時由高變低，此時 和Q同時為1(稱非定義狀態)。此后若SD和RD同時回到高電平，則新狀態既可能是“0”態，也可能是1態(稱狀態不定)，取決于兩個門延遲時間的不同。這種情況應當避免。

更多信息請訪問：結構工程師頻道    結構工程師論壇

?2009年結構工程師考試時間：9月19、20日
?08年考試規范、標準: 2009年一級結構工程師考試網上遠程輔導招生簡章!
?09年結構工程師老師輔導，現在報名可贈07、08年課程！

　　以上分析可用觸發器功能表來表示，如表8-9―12。

　　表中第一行說明當R=S=0時，時鐘脈沖到來時(由0→1)，觸發器狀態不變。

　　第二行說明當S端維持低電平，R端由0變1，當時鐘脈沖到達后，觸發器置0狀態。第三行說明當R端維持為0，S端由0變1，當時鐘脈沖到達后，觸發器置1狀態。第四行，當R，S都變1，時鐘脈沖到達后。Q和 都為1。當時鐘脈沖消失(由1變0)時，觸發器狀態不定，所以R=S=1的情況不允許存在。 

　　3.同步D觸發器　　

　　同步R-S觸發器存在著R=S=1時狀態不定的問題，D觸發器是針對這個問題的改進，它只有一個控制輸人端D。圖8-9-12是它的邏輯圖和邏輯符號。由圖可見，它是由R-S觸發器演變而成的，是R= 條件下的特例。其功能表如表8-9―14由表可見，觸發器在時鐘脈沖作用后，新的狀態Qn+1=D。

　　上述觸發器，在時鐘脈沖為高電平期間，若輸入信號變化，輸出狀態隨之變化。當它作為計數用時，就會出現空翻現象，沒有實用價值，但作為理解觸發器的功能來說它是很直觀的。在實用的集成觸發器中采用維持阻塞結構和主從結構的邊沿觸發器來解決空翻現，象。對其內部結構這里不作介紹。它的功能和邏輯符號與前述觸發器一致，但應該明確，觸發器根據輸入控制信號的狀態翻轉是發生在時鐘脈沖的上升沿或下降沿，其符號以集成D觸發為例示于圖8―9―14，其他集成觸發器可類推。